Investigadores de Microsoft presentan 11 trabajos en NSDI '26 sobre redes y sistemas para la nube y la IA

En NSDI ’26, investigadores y colaboradores de Microsoft presentaron once artículos que abordan el diseño y la operación de sistemas de red a gran escala utilizados en computación en la nube, IA y aplicaciones distribuidas. La organización también participó como patrocinador del simposio y aportó miembros al comité de programa y a otras funciones organizativas del encuentro, contribuyendo así al intercambio académico y operativo sobre rendimiento, fiabilidad y costes en sistemas a gran escala.

Entre las contribuciones destacadas figuran DroidSpeak: KV Cache Sharing Across Fine‑tuned Model Variants, que permite que variantes de modelos LLM con la misma arquitectura compartan y reutilicen cachés KV, logrando hasta 4× mayor rendimiento y respuestas más rápidas con un impacto mínimo en la calidad de salida; Eywa: Automating Model‑Based Testing using LLMs, que emplea LLMs para construir modelos de protocolo a partir de lenguaje natural y detectó 33 fallos en implementaciones de protocolos, 16 de ellos previamente

desconocidos; y Octopus: Enhancing CXL Memory Pods via Sparse Topology, que propone un diseño sin switches para pods de memoria desagregada y, en un prototipo de tres servidores, mostró RPCs 3.2× más rápidos que RDMA en rack.

La aceptación de estos trabajos en NSDI-un foro técnico líder donde académicos y operadores comparan enfoques para optimizar rendimiento, fiabilidad y coste — indica que temas como la compartición de recursos en LLM, las pruebas automatizadas impulsadas por IA y nuevas topologías de memoria están ganando tracción entre investigadores de academia e industria. Los papers cubren tanto propuestas de arquitectura como evaluaciones experimentales en prototipos y despliegues a escala.

Por qué importa: los resultados reportados ofrecen mejoras concretas para operadores de nube y despliegues de IA. La reutilización de cachés KV puede acelerar modelos afinados, las pruebas basadas en LLMs aumentan la capacidad de detección de errores en implementaciones de protocolo y los diseños de memoria desagregada proporcionan vías para escalar recursos sin añadir switches, con potencial reducción de costes y mejora del rendimiento operativo.